D触发器组成的同步时序逻辑电路如题36图所示,该时序电路为()。
A、四进制减法计算器
B、四进制加法计算器
C、三进制减法计算器
D、三进制加法计算器
本站整理有大量高等教育、资格考试类试题答案,Ctrl+D收藏备用!
答案解析
上一篇: 555定时器不可以组成( )
下一篇: 下列关于POS技术发展趋势正确的是( )
D触发器组成的同步时序逻辑电路如题36图所示,该时序电路为()。
A、四进制减法计算器
B、四进制加法计算器
C、三进制减法计算器
D、三进制加法计算器
本站整理有大量高等教育、资格考试类试题答案,Ctrl+D收藏备用!